

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05249953 A

(43) Date of publication of application: 28.09.93

(51) Int. CI

G09G 5/36

G06F 15/62

G06F 15/66

G06F 15/72

G09G 6/02

H04N 5/265

(21) Application number: 04316720

(71) Applicant:

TOSHIBA CORP

(22) Date of filing: 28.11.92

(72) Inventor:

KAI NAOYUKI

(30) Priority:

03.12.91 JP 03319430


(54) IMAGE DISPLAY DEVICE

(57) Abstract:

PURPOSE: To provide a compact high-speed three-dimensional image display device with small-scale structure at low cost by adding a depth value (z) buffer of background image display information to the frame buffer of a three- dimensional animation as a three-dimensional image high speed display means, and using this to represent the background of the animation and the longitudinal display target of a sprite.

CONSTITUTION: The color value and z-value of a background image are held in a frame buffer 501 and a z-value buffer 502, respectively, and the color value and z-value of a sprite in a memory 503 and a memory 504, respectively. The value of, a sprite starting position displayed on a CRT 508 is set in a resistor 505. The z-value 510 of the background image and the z-value 511 of the sprite are compared to each other by a comparator 512, the AND operation of a comparison result 503 and an area judging result 508 is performed in an AND circuit 521. By using the result as a selection signal 514, either the color information 515 on the background image or the color information 516 on the sprite is selected by a selector 520 and transmitted to the CRT 518 through a digital analog converter 517.

COPYRIGHT: (C)1993,JPO&Japlo



(18)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出與公開番号

特開平5-249953

(43)公開日 平成5年(1993) 9月28日


(51)IbtCL*	推別記号	厅内整理番号	FΙ		技術表示留序
G 0 9 G 5/38	•	9177-5G			
G 0 8 F 15/62	3 4 0	8125-5L			
15/68	450	8420-5L			
15/72	420	9192-5L			
G09G 5/02		9175-5G	•		
			審查請求	未開求	舒求項の数7(全 21 頁) 最終頁に続く
(21)出願番号	特顯平4~316720		(71)出	原人	000003078
					株式会社東芝
(22)出版日	平成4年(1992)11	月28日			神奈川県川崎市幸区堀川町72番地
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		(72)発	明書	甲墊 直行
(31)優先権主張番号	特顯平3-318430				神奈川県川崎市幸区堀川町580番1号 株
(32)優先日	平3 (1991)12月31	8			式会社東芝半導体システム技術センター内
	日本(17)	_	(74)4	1 935 I	弁理士 三好 秀和 (外1名)

(54) 【発明の名称 】 画像表示装置

(57)【要約】

【目的】 比較的小規模なハードウェア構成で安価に高速に動作する3次元画像表示装置を提供する。

【権成】 背景圏を格納するフレームバッファとその2値を格納する Z バッファと複数のアニメーションの対象を扱わす "3次元スプライト" を格納する複数のスプライトバッファおよびそれらの Z 値パッファを備え、酸スプライトバッファはフレームバッファのサイズよりは小さい。表示の際に通常のスプライト処理と関じく表示のスキャンライン上に現われるスプライトトデータを取り込み、各スプラインデータとフレームデータとの Z 値の大小比較を行い、前にあるものを表示データとする。



(2)

特開平5-249853

【特許請求の節囲】

【肺求項1】 画像情報を格納するフレームバッファ

1

設画像情報の奥行き値を格納する2パッファと、 複数の動画情報を格納する複数の動画バッファと、 設動画情報の奥行き値を格納する動画奥行きバッファ Ł.

前記剛像情報および動画情報を表示する表示手段と、 前記画像情報および助画情報を前記表示手段上の所定の アドレスに表示する際、酸アドレスに対応した前記2パ 10 複数の前記プロセッサは、複数段に接続され、 ッファ内の画像情報の奥行き値および複数の前記動画具 行きバッファ毎の動画情報の奥行き値とを比較する比較 手段と、

前記比較手段における比較結果に基づいて、前記フレー ムバッファ内の画像情報、複数の前記動画バッファ内の 動画情報の何れかを前記表示手段へ転送する機能を持つ 制御手段と、から構成された画像表示装置。

【請求項2】 請求項1に記載の團像表示装置は、さら に各前記動画バッファ内の動画情報を前記表示手段内の 所定アドレス上に表示するためのアドレスを格納する位 20 置レジスタを備え、眩レジスタの内容を書き換えること により、該動圏パッファ内の動画情報を変更することな く、飲表示手段内の異なるアドレス上に該動画情報を表 示する機能を有する画像表示装置。

【 請求項3 】 前記比較手段は、前記奥行き値を比較す る際に、前記画像情報あるいは前記動画情報の何れかに 所定のオフセット値を加算した後比較動作を行なうこと を特徴とする請求項1に記載の画像表示装置。

【請求項4】 前記制御手段は、前記表示手段に表示さ をフィードバックして前記フレームバッファおよび前記 2パッファに格納する機能を持つことを特徴とする請求。 項1に配載の画像表示装置。

【請求項5】 請求項1に記載の画像表示装置は、さら に前記表示手段の1ラインに対応する前記フレームバッ ファ内の画像情報を格納する画像ラインバッファと該画 像情報に関する前記 z バッファ内の奥行き値の z 位ライ ンパッファとを有し、

前記動面バッファ内の1ライン分の情報を読みだし、酸 動画情報に対応する前記動画奥行きバッファ内の z 値と 40 色情報 c、奥行き方向の座標 z を持つ。 酸を値ラインパッファ内のを値とを比較し、視点側にあ る情報を改画像ラインバッファ内に格納し、この動作を 飲動画バッファの個数分繰り返した後、酸画像ラインバ ッファ内の情報を前記表示手段へ送信する機能を持つと とを特徴とする面像表示装置。

【請求項6】 前記画像ラインバッファは少なくとも2 つ設けられ、一方の画像ラインバッファ内の情報が前記 表示手段に転送されているとき、他方の画像ラインバッ ファで次の1ライン分の表示データが作成されている機 能を持つととを特徴とする耐水項5に配載の画像表示装 50 る。

【請求項7】 関係情報または動画情報を格納する複数 のフレームバッファと、

2

該画像情報または助画情報の奥行き値を格的する複数の えバッファと.

前記フレームバッファおよびェバッファに対応し設けら れた複数のプロセッサと、

前配画像情報および動画情報を表示する表示手段とから、

各プロセッサは、前記画像情報および助画情報を前記表 示手段上の所定アドレスに表示する際、酸アドレスに対 応した前記ェバッファ内の興行き値と前段のプロセッサ から入力された前記画像情報および動画情報の奥行き値 とを比較する比較手段と、

前記比較手段における比較結果に基づいて、前記フレー ムバッファ内の画像情報、複数の前配動画バッファ内の 動画情報の何れかを次段のプロセッサへ転送する制御手 段と、を備えているととを特徴とする面像表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、3次元関係コンピュー タグラフィックス分野に用いられる画像表示装置に関す るもので、特に、3次元画像によるアニメーションを商 速に表示する画像表示装置に関するものである。 [0002]

【従来の技術】以下、従来技術を説明する。先ず第1の 従来技術を説明する。

【0003】従来技術1:2パッファアルゴリズム れる前記画像情報および助画情報とそれらの奥行き値と 30 3次元画像を作成する際には、物体が前後に重なった時 に、最も手前側にあるものだけ表示する処理(除面消 去)が必要である。この手法として、zバッファアルゴ リズムがある。との手法では、画像データを保持するフ レームバッファと別に更にその点に書き込まれた点のZ 方向の座標値を保持するバッファであるZバッファを持 っている。フレームバッファ、2パッファともにx,y 庭標(x、y)でアドレッシングができるものとする。 【0004】フレームバッファ、スパッファに書き込ま れるピクセルの情報は、x、y座標(x、y)の他に、

【0005】座標(x、y)でのzパッファの値をz (x, y)、新たに書き込もうとする点の2パッファ値 をととすると、もし

 $z \le z (x, y)$

であれば、新たに書き込もうとする点は既に書き込まれ ている点よりも手前の物体のものであることがわかり (zが小さい方が視点に近い側であると定義されている ものとする)、その場合は、フレームパッファc(x. y)、zパッファ(x,y)の内容を以下の様に更新す

(3)

·特開平5~249958

[0008] $c(x, y) \leftarrow c$ $z(x, y) \leftarrow z$

CCで、c, Zは座標(x, y)へ新たに書き込もうと する点のフレームバッファ値、zパッファ値とする。 [0007] 6L.

z>z(x, y)

であれば、新たに書き込もうとしている点のデータc. 2は、既に書き込まれている点のデータよりも、後ろ側 (視点より違い側) のものであり、書き込む必要がない ととを示している。従って、との場合は、フレームパッ 10 ファc(x、y)、zパッファz(x,y)の値をとも に更新しない。

【0008】このzバッファアルゴリズムの特徴は、各 物体に対応する点の処理の陥留が任意であることであ る。どの順番で発生しても各座額(x,y)の点につい て、最終的には一番手前の物体の色情報が各パッファ内 に残ることになる。

【0009】 スパッファアルゴリズムを用いて3次元回 像を作成するのに良く用いられるのは、シェーディング 形で構成されたものとして近似される。各多角形につい て、その多角形内部の点のz座標、色値を全て計算する ことが必要になり、通常は1つの画像の中にある物体を 構成する多角形の個数は数千から数万個になるので、画 像の生成には長い処理時間を要することになる。

【0010】特に、3次元関係の中で、一部の物体のみ (x.y及びz方向に)移助するようなアニメーション の場合であっても、毎回全ての物体のデータを再計算し て、上の手順で画像を生成する必要があるととが問題で ある.

【0011】以下に第2の従来技術を図2、3を用いて 説明する。

【0012】従来技術2:スプライト手法 ■像の中で一部のみが高速に移動するようなアニメーシ ョンを可能にする手法として、スプライト手法がある。 【0013】とのスプライト手法では、フレームバッフ ァ2-2とは別に、それよりも小さな大きさの動画用メ モリ(スプライトメモリ)2-5を複数個持っておく。 各スプライトメモリ2-5は順番で表示上の前後関係 メモリ2-5はフレームパッファ2-2よりも前(視点 に近い側)にあるものと定義されている。さらに、各ス プライトメモリ2-5が、フレームバッファのどこに位

【0014】フレームバッファ2-2の内容を例えば表 示201のように、CRTへ表示する際に、同時にスプ ライトメモリ2-5の内容も読みだし、スプライトが表 示される領域104、105については、フレームパッ ファ2-2の内容の代わりに、スプライトメモリ2-5

置付けられるかという情報2-1も付加されている。

は、上記した表示上の優先度に応じて一番手前のスプラ イトのデータ104をCRTに送る。その結果、CRT 上には図2に示す様な画像203が表示される。

【0016】との手法により、いわゆる2次元面像につ いては、高速な助画処理が可能となる。しかし、との方 法では、画像の表示上の前後関係については、スプライ ト単位に優先順位が決められているため、でこぼこの形 状に応じて一部分が前に出ているような3次元的な画像 を構成するととができない。

[0016]

【発明が解決しようとする課題】従来技術1で説明した zバッファを用いた描画手法では毎回毎回新たに、背景 画像を生成させればならないため、背景画像表示推移速 度が遅く所要時間がかかるという欠点がある。従来技術 2で説明した2次元画像表示でのスプライトを用いる手 法は高速で描画できるが背景画像並びにスプライトによ る表示情報の前役関係(優先顧位)がスプライト単位で 決められているため画像の凸凹・形状に相応して形状の 1部が前に出るような3次元画像表示を行なうととが出 である。シェーディングでは、物体の表面は小さな多角 20 来ないという問題があった。そこで本発明では、高速で 動作する3次元画像表示装置を提供することを目的とす る。 雪い換えると、ハードウェア的にコンパクトでデバ イスの構成が比較的小規模でかつ安価に実現可能な高速 3次元画像表示装置を提供することを目的としている。 さらに、ゲーム機等に応用可能なアニメーションの表示 助作を大巾に向上させた3次元画像表示装置を提供する ことを目的としている。

[0017]

【課題を解決するための手段】上記した目的を実現する 30 ため、本発明の画像表示装置は以下の特徴を有してい

【00】8】請求項】に記載の画像表示装置は、画像情 報を格納するフレームパッファと、酸画像情報の奥行き 値を格納するェバッファと、複数の動画情報を格納する 複数の動画パッファと、該動風情報の奥行き値を格納す る助画奥行きバッファと、前記画像情報および動画情報 を表示する表示手段と、新配画像情報および動画情報を 前記表示手段上の所定のアドレスに表示する際、酸アド レスに対応した前記2パッファ内の画像情報の奥行き値 (表示上の優先度) が定められている。またスプライト 40 および複数の前配動園奥行きバッファ毎の動画情報の奥 行き値とを比較する比較手段と、前記比較手段における 比較結果に基づいて、前記フレームバッファ内の画像情 報、複数の前記動画バッファ内の動画情報の何れかを前 記表示手段へ転送する機能を持つ制御手段と、から構成 されているととを特徴としている。

【0019】請求項2に記載の画像表示装置は、請求項 1 に記載の画像表示装置において、さらに各前記動画バ ッファ内の助画情報を前記表示手段内の所定アドレス上 に表示するためのアドレスを格納する位置レジスタを億 の内容をCRTに送る。複数のスプライトが重なる場合 50 え、跋レジスタの内容を書き換えることにより、談動画

リピーナサラウ・・・・

特期平5-249953

(4)

パッファ内の動画情報を変更することなく、該表示手段 内の異なるアドレス上に設動画情報を表示する機能を有 することを特徴としている。

【0020】請求項3に記載の面像表示装置は、請求項 1に記載の画像表示装置において、前記比較手段は、前 記奥行き値を比較する際に、前配画像情報あるいは前記 動画情報の何れかに所定のオフセット値を加算した後比 較動作を行なうことを特徴としている。

・【0021】請求項4に記載の國像表示装置は、請求項 1 に記載の画像表示装置において、前記制御手段は、前 10 記袋示手段に表示される前記画像情報および助画情報と それらの奥行き値とをフィードパックして前記フレーム パッファおよび前記ェバッファに格納する機能を持つと とを特徴としている。

【0022】 請求項5に記載の画像表示装置は、請求項 1 に記載の画像表示装置において、さらに前記表示手段 の1ラインに対応する前記フレームバッファ内の画像情 報を格納する图像ラインパッファと該画像情報に関する 前記zバッファ内の奥行き値のz値ラインバッファとを し、該動圏情報に対応する前配動画奥行きバッファ内の z値と数z値ラインバッファ内のz値とも比較し、視点 側にある情報を該画像ラインパッファ内に格納し、との 動作を設助画パッファの個数分繰り返した後、設画像ラ インバッファ内の情報を前記表示手段へ送信する機能を 持つことを特徴としている。

【0023】請求項8に記載の画像表示装置は、請求項 5 に記載の関係表示装置において、前記画像ラインパッ ファは少なくとも2つ設けられ、一方の囲像ラインバッ ファ内の情報が前記扱示手段に転送されているとき、他 30 方の画像ラインバッファで次の1ライン分の表示データ が作成されている機能を持つことを特徴としている。

【0024】請求項7に記載の画像表示装置は、画像情 報または動画情報を格納する複数のフレームバッファ と、該画像情報または動画情報の奥行を値を格納する複 数の2パッファと、前記フレームパッファおよびェパッ ファに対応し設けられた複数のブロセッサと、前記画像 情報および動画情報を表示する表示手段とから成り、復 数の前記プロセッサは、複数段に接続され、各プロセッ サは、前記関係情報および動画情報を前記表示手段上の 40 所定アドレスに表示する際、酸アドレスに対応した前配 ェパッファ内の奥行き値と前段のプロセッサから入力さ れた前記画像情報および助画情報の奥行き値とを比較す る比較手段と、前記比較手段における比較結果に基づい て、前記フレームバッファ内の画像情報、複数の前記動 画パッファ内の動画情報の何れかを次段のプロセッサへ 転送する制御手段と、を備えていることを特徴としてい る。

[0025]

手法は高速に描画可能ではあるが、背景画像並びにスプ ライト表示情報の前後関係(優先順位)がスプライト単 位で決められている。このため凸凹・形状に相応して1 部が前に出いるような3次元画像表示が出来ない欠点が ある。これに対し本発明の3次元面像表示装置では、3 次元 関係高速表示手段として3次元アニメーションのフ レームパッファに背景画像表示情報興行き値をパッファ を付加し、とれを用いてアニメーションの背景並びにス ブライトの前後表示対象を表わすことができる。3次元 スプライトは、フレームバッファよりは小さな矩形の画 像データでz値もピクセル領域範囲毎に持つととが出来 るので、表示の際に通常のスプライト処理と同じで、C RT央示の無スキャンラインされ表示されるスプライト データを取り込みz値の大小を比較し前(視点側)にあ るもののみを表示データとみなす。この様に本発明の3 次元面像表示装置では背景画の前にスプライト前後情報 を入れた3次元高速動画像処理が可能となった。

【0026】又、スプライト・パターンにα値を持たせ る拡張も考えられる。これにより、ハードウェア的にコ 有し、前記動圏バッフッ内の1 ライン分の情報を読みだ 20 ンパクトでデバイスの構成が比較的小規模で行え、安価 で高速な3次元面像表示装置を実現することができる。 本発明をゲーム機等のアニメーション表示装置に応用す れば推圓動作の効率を大巾に向上させ得る。

[0027]

【実施例】先ず、本発明の飫要を図1、図4、図5を用 いて説明する。図1は本発明の基本観念図である。

【0028】本発明の3次元画像装置では、従来技術1 で説明したzパッファアルゴリズムの場合と同様に、フ レームバッファに2パッファおよびスプライトメモリ5 03.504が付いている。とのスプライトメモリ50 3, 604は、色彩情報はフレームパッファと同数の (1ピクセル当たりの) ピット数を持ち、2情報も2パ ッファと囘数の(1ピクセル当たりの)ピット数を持 つ。スプライトメモリの領域の大きさとしては、遺常は フレームバッファよりも小さいが、フレームバッファと 同様の大きさを持つ場合もある。

【0028】フレームバッファとzパッファに保持され ている画像データを背景画301と呼ぶことにする。C RT518上への表示時化、スプライトメモリの内容3 02は、フレームバッファおよび2パッファ内の画像デ ータと一緒に読みだされ、両者が合成される。この時ス ブライトデータの中で背景画よりもz値が小さいもの、 即ち304については、背景画の色値の替わりにスプラ イトの色値がCRT518に送られる。 これによりCR T518上へ合成表示される画像は、303のようにな

【0030】上記した処理は、図1の構成を有する画像 処理装置により実現される。背景画の色値はフレームバ ッファ601にを値はをパッファ502に保持されてい 【作用】従来の2次元面像表示装置におけるスプライト 50 る。スプライトの色値はメモリ503にェ値はメモリ5

(5)

特別平5-249953

04 化保持されている。又、CRT518上へ表示され るスプライトの開始位置 (スプライトの左上角の位置) の値はレジスタ505に設定される。アドレス生成器5 08は、CRT518のリフレッシュに同期して、 類次 表示アドレス507をフレームパッファ501と2パッ ファ502に送る。一方で、アドレス生成器508はス プライト開始位置と表示位置の値により、スプライトが 表示される位置に来たことを判定し、領域判定結果50 8をアンド回路521へ出力し、かつスプライトメモリ に関するアドレス509を出力する。

【0031】背景画の2値510とスプライトの2値5 11が比較器512で比較される。比較結果513(ス プライトの z 餌が小さい時に 1 となるものとする)と、 領域判定結果508(スプライト表示領域で1となるも のとする)のAND涙算がアンド回路621で行なわれ その結果を選択信号514として、セレクタ520が背 景画の色情報515 (選択信号が0) か又はスプライト の色情報518(遺択信号が1)の何れかを選択してデ ィジタルアナログコンパータ(DAC)517を経由し てCRT518に送られる。

【0032】上記構成の面像表示装置を用いれば、スプ ライトメモリ503、504内の物体の位置を変化させ る場合、スプライトスタート位置レジスタ505の内容 を書き換えるだけで、位置が移動した同一の3次元画像 をCRT518上へ表示できるので、リアルタイムな3 次元アニメーションが簡単な操作により可能になる。

【0033】次に本発明の第一の実施例としての画像表 示装置に関し図8、図7、図8を用いて説明する。

【0034】この実施例の画像表示装置の全体構成は図 6に示す。発明の獣嬰の図1に対して、外部よりフレー 30 ムパっファ、2パッファ、スプライトメモリにデータを 者を込むためのバス801、ェオフセットレジスタ80 2、フレームバッファとスプライトの色情報を一時的に 保持するためのレジスタ603.804、さらに比較器 の結果を1クロック分選与せるための遅延レジスタ80 5が新たに追加されている。

【0035】以下の説明では、フレームバッファのサイ ズは512×512ピクセルとし、x、yともに9bi ものカウンタでアドレスされるものとする。 スプライト ァは1ピクセル8bitで構成されるものとする。しか し他のbit数を用いた場合であってもzパッファ全く **间様に実現できる。**

【0036】図7はアドレス生成器506の構成図であ る。701は表示アドレス生成器で、道常のCRT表示 のためのアドレス生成を行うものである。基準クロック に対して1クロック毎に一度アドレスを更新して出力す る。この出力のx702、y703より、スプライトメ モリのためのアドレスx、704、y、705を生成す る。減算器706、707により、次式のように、アド 50 固像を表示できるととになる。

レスを計算する。ととで、xs。ysは、スプライト関 始位置で、スプライト開始位置レジスタ505は、x. yそれぞれの開始位置xs708、ys709からな る。スプライト開始位置レジスタ505は、外部から祈 しい値を信号線711.712を介して取り込むととに よりその内容を変更する機能を持つ。

[0037]x' = x - xs

y' = y - ys

スプライト表示位置かどうかは、次式を用いて判定回路 10 710で判定される。

[0038]0 <= x' < 32

0 < = y' < 32

従って、判定回路710では、x、yどちらもこの条件 を満たす時に、判定結果出力508に値1を出力する。 減算結果のx'704とy'705は併せてスプライト メモリへのアドレス508となる。

【0038】図8で2比較器の説明を行う。2比較器で は、スプライトの2位(スプライト)に対して所定のオ フセット値(2オフセット)を足してから背景面の2値 20 と比較を行う。即ち次の条件を満たす時に、比較結果5 13として"1"を出力する。

【0040】 ススプライト+ スオフセット≦ z 背景 ことで、エスプライトはスプライトのェ値、エオフセッ トはスプライトのzオフセット値、z背景は背景画のz 値である。スプライトの2値511と背景の2値510 は8 b i tで無符号の数値である。一方2 オフセット8 01は2の補放表現での有符合数で9bitの値をと る。 z スプライト5 1 1 は最上位に符号b i t として0 を加えられて、加算器802により加算され、加算結果 803は9bitの有符号数になる。z背景の2値51 0は最上位に符号bitとして0を加えられて、有符号 の大小比較器804により比較結果513が出力され

【0041】比較結果は一度遅延レジスタ805に入 り、次のクロックサイクルで、セレクタ520に対する 遊択信号として働き、一時レジスタ803に入っていた 背景国の色情報と一時レジスタ804に入っていたスプ ライトの色情報のうちの何れかが選択される。

【0042】即ち、z値の比較と色値の選択は2段のバ の大きさは、32×32ビクセルとする。又、zパッフ 40 イブライン動作になっている。何故パイプライン構成に するかと言えば、これは、CRT518への表示のドッ トレートの短い1クロックサイクル内で、z値の比較と 色値との選択の両方を行うのは困難なためである。

> 【0043】との実施例では、図8に示すように2のオ フセットレジスタ602を持ち、このレジスタ802も スプライト開始位置レジスタ505と同様に書き込みの 手段を持つ。とのため、スプライトで表されている物体 が、メ、ソ方向だけでなく、奥行き方向に移動した場合 でも、レジスタを書き換えるだけの処理で新たな3次元

(6)

特開平5-248853

10

【0044】この実施例は、フレームバッファとzバッファにランダムアクセスのメモリを使っているが、通常の画像表示システムでよく用いられるようにデュアルポート・RAMを用いて、表示用の読みだしにシリアルポートを用いる構成にすることも容易である。

【0045】以上脱明した実施例は、スプライトメモリ が1個の場合であるが、以下に複数のスプライトメモリ を構成するモジュールの構造の説明を図8、図10を用 いて行う。図8に示すように、スプライトメモリとz値 の比較、色情報の選択の極能はモジュール化されてお り、スプライトメモリ単位としての各モジュール901 は必要数だけ、直列につなげられる様成になっている。 とれにより、このモジュール901をつなげた個数だけ 異なるスプライトを同時に画面上に表示できるようにな る。図9に示す様に、とのモジュール901には、色情 報902、z値903が基準クロック910に回期して クロック毎に順次入力される。さらにCRT制御のため の同期信号として、垂直同期信号904、水平同期信号 805が与えられる。 とれらの信号は次の2つの目的 (1),(2) のためとのモジュールの各モジュール901- 20 1. 901-2, …901-Nへ入力され、CRTへ送 られる.

【0048】(1) モジュールの個数だけ、CRTに送る 最終的な色信号も遅延するので、それに合わせて同期信 号904、905も同じ時間だけ遅延させる必要がある。

【0047】(2) モジュール内のカウンタの初期化に用いる。

【0048】 更に、とのモジュール901に対する各種のパラメータや内部メモリのセットのための複数bit 30からなるコマンド信号906も入力される。

【0048】以下に次段以降のモジュール801-2、…801-Nへ入力される各種信号の流れを説明する。 先ず、初段モジュール901-1の出力として、色情報 802-2、z値803-2、垂直同期信号804-2、水平同期信号905-2、ゴマンド信号808-2 が出力される。 これらの信号は、それぞれ次段以降のモジュールへ入力される。 これらの情報は初段モジュール 901-1の入力情報802-1、803-1、804 -1、905-1、806-1と同様なので説明を省略 40 する。

【0050】初段のモジュール801-1の入力の色情報902には、フレームバッファ502からの読みだされたデータが入力される。 z 値情報入力803としては z 値パッファ501から読みだされたデータが入力される。 最終段のモジュール801-Nの出力としては、色情報802-NはDAC517を経由してCRT518へ送られ、 垂直804-N及び水平同期信号905-NはCRT518への同期信号として送られる。 一方 z 値 情報とコマンド信号はCRTへ送信されない。

【0051】各モジュール901には、モジュール毎の 観別番号としての信号920も又入力される。

【0052】図10はモジュール801-1の内部構成を示した構成図である。先ずcメモリ503. zメモリ504等のメモリのアドレスの処理を説明する。垂直同期信号904-1がアクティブになった時にソカウンタ1001にy開始レジスタ1002の値が転送される。さらにy幅カウンタ1003にy幅レジスタの1004値が転送される。

【0053】以後、水平周期信号905-1がアクティブになる毎にソカウンタ1001の値は1ずつデクリメントされる。

【0054】 yカウンタ1001が0になると、 yカウンタ1001内の値はデクリメントされない。 y開始レジスタ1002の内容が0であれば、全くデクリメントされない。

【0055】 yカウンタ1001が0の時は、水平同期 信号905-1がアクティブになる毎にy値カウンタ1 003の値が1ずつデクリメントされる。

0 【0068】 y 幅カウンタ1003が0から-1に変わったら、以後は y 幅カウンタ1003内の値をデクリメントしない。

【0057】水平同期信号805-1がアクティブになった時に、xカウンタ1005にx開始レジスタ1006の値が、x幅カウンタ1007にx幅レジスタ1008の値が転送される。

【0058】以後、基準クロック910に同期して、x カウンタ1005の値が1ずつデクリメントされる。

【0059】 xカウンタ1005が0になった後、xカウンタx1001はデクリメントされない。 x 開始レジスタ1006の内容が0であれば、全くデクリメントされないことになる。

【0080】xカウンタ1005が0の時は、基準クロック810に同期して、x幅カウンタ1007の値が1ずつデクリメントされる。

【0061】 x幅カウンタ1007が0から-1になった後、x傾カウンタ1007はデクリメントされない。【0082】 xカウンタ1005、yカウンタ1001が0であって、x幅カウンタ1007、y幅カウンタ1003が0でない場合、スプライトはCRT上へ表示される。領域判定部1010では、上記した条件の場合スプライト表示期間であることを示す借号1011をアンド回路1052へ出力する。

【0063】x幅カウンタ1007、y幅カウンタ1003の符号bitを除いた部分を反転した信号を合わせた信号1009が、cメモリ503およびzメモリ504ヘアドレスとして入力される。

【0084】例えば、スプライトメモリ即ちcメモリ503、2メモリ504のサイズが258*258ピクセ 50 ルの場合、X(Y)観カウンタ1007、1003はそ

(7).

特別平5-248953

11

れぞれ符号を含めて8 b i tで様成される。スプライトの大きさは32 * 32 ピクセルとすると、X (Y) 福レジスタ1008 には値31 (16 進で11111) が予めセットされている。

【0085】X(Y)幅カウンタ1007には壁産同期 信号904-1が入力された際に、X(Y)幅レジスタ 1008の値31(000011111)がロードされ、以後x幅カウンタ1007は-1(1111111 11)になるまで順次デクリメントされる。水平回期信 号905-1が入力された際に、y幅カウンタ1003*10

*はデクリメントされ、x値レジスタ1008にはまた3 1がロードされる。

12

【0088】y幅カウンタはy幅レジスタ1004から -1号いた値になるまで、デクリメントされる。

【0087】上記した場合における、cメモリ508、 zメモリ504へ入力されるアドレスの変化を以下に示 す。ここで、アドレスの前半8ビットはx座標、後半8 ビットはy座標を示している。

[0068]

【表】】

Mari Mari

€-->K--->

以上でスプライトメモリとしてのcメモリ503. zメモリ504に対するアドレス処理の説明を終了する。 [0069]次にモジュール901-1のデータの処理の説明を行なう。

【0070】●第1ステージ

フレームパッファ502のc値、 z値パッファ501の z値は、基準クロック910に同期してc入力レジスタ1020に入力レジスタ1020に入る。同時にスプライトメモリであるcメモリ503、 zメモリ504の内容がアドレス1008に従って読みだされ、スプライトメモリデータレジスタ1022、1023内に入る。【0071】●第2ステージ

次のクロックサイクルで、z入力レジスタ1021内のz値、c入力レジスタ1023内のc値とzオフセットレジスタ802の値をz比較器512が比較する。さらにスプライト表示期間であることを示す信号1011、制御部1050からの"非コマンド信号"とAND演算を行った結果を1bit構成のz比較結果レジスタ1030に書き込む。

【0072】一方、同時にc入ガレジスタ1020、z 入力レジスタ1021、スプライトメモリ用のc値レジスタ1022およびz値レジスタ1023の内容はバイブライン処理される各レジスタ1024,1025,1026、1027へそれぞれ転送される。

【0073】●第3ステージ

次のクロックサイクルで、比較結果レジスタ1030の出力を選択信号としてこの信号の値に従ってセレクタ1031、1032により、レジスタ1024内のスプライトので値およびレジスタ1026内のフレームので値とをセレクタ1031で比較しそのいずれかをで出力レジスタ1033へ出力する。又レジスタ1025内のスプライトので値をよびレジスタ1027内のフレームので値とをセレクタ1032により比較しそのいずれかを支出力レジスタ1034に書き込む。

【0074】c出力レジスタ1033、z出力レジスタ1034の内容がCRT518への出力となる。

【0075】以上のように第1~3ステージは3段のバ20 イプライン処理で実行される。即ち、各ステージでは1クロック毎に入力を受取り、3クロックの遅れをもって1クロック毎にモジュール801-1から出力する動作を行なう。

【0076】●同期信号の扱い

垂直同期信号904-1、水平同期信号905-1は、 色信号、z値のモジュール801-1内での遅延の長さ と同期をとるために、レジスタ1040、1041、1 042に順次転送される。初段のレジスタ1040の値 は制御部1050に送られ、前記アドレス制御に用いち 30 れる。

【0077】●コマンドの扱い

各モジュールの初期設定として、各種レジスタへのセットとでメモリ、2メモリへの書き込みが必要であり、これらの処理はコマンド信号に基づいて実行される。コマンド信号の似略様成を図11に示す。

【0078】コマンド信号908-1はコマンドレジスタ1043に入り、制御部でデコードされ、かつ各種制御信号1051が作られる。コマンドは、コマンドの種類を指示するコード部1101とモジュールの番号を指がする「D部1102とからなる。直列に接続可能なモジュールの個敵はこのID部のbit数で決まる。制御部1050では、コマンドのID部1101の値とモジュールに対するID入力信号920とを比較し、これらが一致する場合のみそのモジュール内で対応する動作を行い、一致しない場合には、そのコマンド及びデータを素通りさせる。

【0078】コマンド信号808-16同期信号と同様に、レジスタ1043、1044。1046へ転送される。

0 【0080】レジスタへのパラメータをセットする際に

(8)

特別平5-249953

は、パラメータは色情報としての c 入力802-1と z 値としての2入力903-1を用いて放レジスタへ与え られる。コマンドの種類に応じてo入力レジスタ102 0と2入力レジスタ1021の内容が、2オフセットレ ジスタ602、z開始レジスタ1006、y開始レジス タ1002、x幅レジスタ1008、y幅レジスタ10 04に転送される。

【0081】スプライト愉報としてのcメモリ503、 zメモリ504への書き込みデータもc入力レジスタ1 020、z入力レジスタ1021を経由してcメモリ5 10 合 03、セメモリ504へ与えられる。メモリ書き込みの コマンドを出しているときは、両方のメモリは答き込み モードになり、あらかじめセットされた、x幅レジスタ 1008、y幅レジスタ1004の値に応じてメモリ内 の設当する領域に書き込まれる。

【0082】次に制御部の構成について図17を用いて 説明する。

【0083】制御部は、図17のような構成を取り、デ コーダ部と比較器からなる。

2は制御部1050内では L D部1705として比較器 1708によりモジュールID信号920と比較(一致 するかどうかの比較)される。その比較結果とコマンド の信号908-1内のコード部1101、即ち制御部1 050内のコード部1702、同期信号1700がデコ ーダ1703の入力となる。デコーダ1703により、 制御信号1051が生成される。

【0085】デコーダ1703は以下に示す各種制御信 号1051を生成する。尚、これらの制御信号の観略説 明を以下に行なう。

・【0088】●非コマンド信号

現在の動作がコマンドに基づく動作ではなく、通常の表 示であることを示す。コマンド実行中は、この信号は0 になり、これにより図10で示す、ANDゲート105 2により、z比較器512の出力結果によらず、モジュ ール801-1の入力データがそのまま出力データとし てモジュール801-1の外部へ出力されていく。

【0087】●各種ライト信号

x開始レジスタライト

y開始レジスタライト

x幅レジスタライト

y幅レジスタライト

2オフセットライト

これらの信号は、コマンドコードに応じて1になり、モ ジュールID信号920とコマンド信号のID部110 2の値が一致しなかった場合は0となる。

【0088】●xカウンタロード信号

この信号は、水平同期信号が出た場合にのみ1となる。

【0089】●リカウンタロード信号

との信号は、垂直同期信号が出た場合に1となる。

【0080】●x幅カウンタロード信号 との信号は、次の2つの場合に1となる。 【0091】(1)水平同期信号が出た場合 (2) コマンドがx幅カウンタロードコマンドである場

●y幅カウンタロード信号 との信号は、次の2つの場合に1となる。

【0092】(1)垂直間期借号が出た場合 (2) コマンドがy幅カウンタロードコマンドである場

●メモリ書き込み信号

コマンドがメモリ書き込みマンドである場合、この信号 はしになる。

【0093】次に上記した第2の実施例の関係表示装置 に関していくつかの変形について説明する。

【0084】第一の変形は、各モジュール801で、x 閉給、x幅、y開始、y幅、饣オフセットのレジスタの セットを複数セット持った構成にする。これにより同一 のスプライトのデータであるが、画面上複数の位置に具 【0084】コマンド信号908-1内のID部110~20~なる奥行き値を持って同一のスプライト情報を表示でき るようにするととが可能となる。

> 【0095】第二の変形は、最終的な画像データをDA C517のほうに送るだけでなく、フレームパッファと ・zバッファあるいは別に設けたメモリ内に書き込む様成 にする。これにより、いくつかのスプライトデータを重 ね合わせたものを新たに背景データとして用いることが 可能となる。

【0088】第三の変形は、フレームパッファとェバッ ファを併せて同一のメモリとして、酸メモリの1ワード 30 内に色データとェデータとを併せて持つ構成にする。こ の場合、スプライトメモリも同一の1ワード当たりのピ ット数を持つメモリとなる。更に、1ワードの中の色デ ータとz データとのbit数の配分を可変にする。との ために、2比較器の変更が必要とされる。1ワードの中 でのΣの部分を表すマスクレジスタを持った構成にし、 z比較器の入力には、このマスクレジスタの値とAND 演算の結果が入る。この変形例の構成を図12、図13 で説明する。入力データ1201は32bitからな り、z部分はCの内の上位bit側に連続してとられて 40 おり最高で24hitまでェデータとすることができ る。との場合、色データは最低で8bitである。図1 2にモジュール内のデータ処理の部分を示す。 【0097】内部メモリの読みだしデータ1202は、

レジスタ1204に、入力データはレジスタ1203に 取り込まれる。両レジスタの上位24bitのデータ1 205、1206と2オフセットレジスタ802が2比 較器512の入力となる。 zオフセットレジスタ802 は24bitに符号bitを加えた25bitからな る。比較器の出力と領域信号のANDをとったものがレ 50 ジスタ1030に格納され、セレクタ1210の選択信

(9)

特期平5-249953

16

号となる。レジスタ1203内に格納された入力データ とレジスタ1204内に格納された内部メモリの読みだ しデータ1202はパイプラインレジスタ1207、1 208に入り、次のクロックでセレクタ1210で選択 されて出力レジスタ1211に入り出力データ1212 となる。 z 比較器512は、25bitのzマスクレジ スタ1301を持つ。このレジスタ1301には、上位 から1がn (bìt) (0≦n≤25)あり、下位から Oが25-n(bit)あるような値を設定しておく。 例えば、"111......000"の様に設定し 10 ておく.

【0098】入力1208は最上位に"0"をつけて2 5 b i t とし、zマスクレジスタ1301の値とAND 演算をAND回路1310により行ないその演算結果は 加算器802の入力となる。この加算箱果と入力120 5の最上位に"0"をつけたデータが有符号の比較器8 04の入力となるのは図8の場合と同様である。

【0099】次に本発明の第3の実施例の画像表示装置 について図14を用いて説明する。

レームパッファとは同じサイズであり、かつ、フレーム バッファとスプライトバッファのペア毎に描画プロセッ サP。, P。~P。.、を持つ権成となっている。フレー ムパッファとスプライトパッファとの相違は無く、例え ば、直列に接続されたバッファペアの1つ目がフレーム バッファ、2つ目がェバッファとして用いられているだ けである。以後は、バッファペア全体の表現としてフレ ームバッファ、ェバッファと呼ぶことにする。全てのバ ッファが同一のサイズを持つため、表示時のZ比較を用 いた重ね合わせは、全面面について行われる。血個のフ 30 表示装置を図18を用いて以下に説明する。 レームパッファはcj (j=0, 1,m-1)1 401とスパッファと j 1402に対して、立個の、描 **画プロセッサ1403pjを持ち、pjがcjに対する** 描画を受け持つ、表示の際には、cO, zOとcl. z 1は同一のタイミングでデータを読みだすが、 c 2. Z 2以降は、それぞれ一つ前のバッファに比べ一定(以下 の例では基準クロックで3クロック)の遅れをもって駅 み出される。2比較を行いながらデータを選択するため のモジュールdj $(j=1, 2, \dots m-1)$ 1404 があり、各モジュールは対応するパッファからのでデー 40 タ1405、 ェデータ1406、 一つ前のモジュールか 5のc入力1407、z入力1408をもらい、一つ後 のモジュールに対しc出力1409、z出力1410を 出す。図15にモジュールdjの構成図を示す。

【OlOl】モジュールdjは2比較と退択を行うた め、図15の構成を有する第3実施例の画像表示装置は 第1,2実施例に示した画像表示装置の構成と異なり、 フレーム画像とスプライト画像とも表示領域全てで重ね 合わせるため、領域の判断は不要である。又ェオフセッ トも無くて良い(あっても良い)。第二の実施例の画像 50 いて選択する。

表示装置でモジュール内部にあったメモリが外に出た場 合に相当しており、この場合に対応した動作になる。 [0102]入力1407, 1408, 1405, 14 08がレジスタ1501, 1502, 1503, 150 4に取り込まれる。 エレジスタの内容は単純な有符号の 比較器1505で比較され比較結果がレジスタ1508

【0103】同時にレジスタ1501、1502、15 03, 1504の内容をレジスタ1511, 1512, 1513、1514に伝送する。

【0104】セレクタ1031、1032で選択された 値が出力レジスタ1033、1034に入り出力され

【0105】との構成は、今までの実施例では異なる効 果を有する。通常の描画プロセッサを複数個並列に用い るグラフィックシステムでは、フレームバッファが1つ であるために、メモリアクセスがボトルネックとなり、 充分な描画性能が得られず、従って高速な3次元アニメ ーションは困難である。ところが、本実施例の画像表示 【0100】との実施例では、スプライトバッファとフ 20 酸置の構成を用いて、各フレームバッファは全ての物体 のデータの一部分を分担して描画させ、最後に表示の際 にェ比較を行いながらこれらの画像を重ね合わせること にすると、処理のポトルネックは消滅する。処理性能 は、指面プロセッサの数皿に比例する。この推画プロセ ッサ数の原理的な上限は無い。

> 【0108】尚、分担描画の際、分担した部分につい て、画像の変更が無ければそのプロセッサは再描画しな くてもよい構成になっていることは含うまでもない。

【0】07】最後に本発明の第4の実施例をである画像

【0108】との実施例の画像表示装置では、表示の際 にラインバッファを用いる。ラインパッファは、色デー タ用に2本(1602, 1603)、z値用に1本(1 604) 設けてある。フレームバッファ、2パッファ及 びスプライトデータは全て共通のメモリ1605内にあ

【0109】表示の制御は表示プロセッサ1801が受 け持ち、CRT518の1ライン分の表示の手順は以下 のようになる。

【0110】フレームバッファの1ライン分をラインバ ッファに読み込む(c及びz)。

【0111】 このライン上に来るスプライトの1ライン 分のデータを読み込み、ラインパッファ中の該当箇所を z比較を行って更新する。

【0112】との手順をスプライトの個数だけ繰り返 t.

【0113】cのラインバッファの内容をDAC517 経由でCRT518へ転送する。との際、2つのライン バッファ内のデータのいずれかをセレクタ1806を用 (10)

特開平5-249953

【Oll4】との時、同時に他方のcのラインバッファ と2のラインバッファを用いて再度上の手項を繰り返 寸.

【0115】との実施例では、今までの実施例と異な り、スプライトメモリとフレームバッファやZバッファ が同一のメモリ内にある方が望ましいが、もちろんこれ らを異なるメモリ中に置くことも自由である。又、スプ ライトの個数、大きさについても全く制限がなく自由に 変えるととができる。ただし、CRTのIラインの表示 の時間は限られるため、個数については処理時間の点で 10 いられているモジュールのブロック図。 上限が決定される。ラインパッファの個数は2より大き くしてもよい。

[0118]

【発明の効果】上記説明した様に、一般に、3次元コン ピュータグラフィック画像は1画面作成に時間がかか り、通常のプロセッサを用いて実時間でアニメーション 描画は従来困難であった。特に、画像の一部物体のみ動 くような場合であっても、始めから画像を作成する必要 があり、画像の作成速度はやはり遅かった。とれに対し 本発明の画像表示装置では、一部のみ動く場合の画像を 20 2-4 セレクタ 極めて高速に表示するととができ、実時間での3次元團 像によるアニメーションを可能にするととが可能であ る。本発明では、変化しない部分の画像はあらかじめ時 間をかけて作成したり、又、別の手段で作成したものを 用いることができるため、簡単な構成で、従って安価に 3次元回像アニメーション装置や電子ゲーム器を構成す ることができる。

【0117】又、本発明の別の効果として以下のものが ある。従来の國像表示装置では複数の描画プロセッサを 用いて描画処理を並列に行ってもメモリアクセスがポト 30 802 スプライトメモリの内容 ルネックになり画像作成速度は上がらず高速表示ができ なかったが、本発明の画像表示装置により、各プロセッ サは、相当する画像のみ作成すればよく、スループット に対する全体を重ね合わせる際のオーバヘッドの影響は 全く無い。との結果、ブロセッサの個数に比例して画像 作成速度が上がり、高速3次元グラフィックスシステム を構成することが可能になる。

【図面の簡単な説明】

【図1】本発明の基本概念を示す画像表示装置の構成

- 【図2】従来技術であるスプライト手法を説明する図。
- 【図3】従來技術であるスプライト手法を説明する図。
- 【図4】本発明の画像表示手法を説明する図。
- 【図5】本発明の関係表示手法を説明する図。
- 【図6】本発明の第一実施例である画像表示装置のプロ ック図。
- 【図7】図8に示す画像表示装置内の構成要素であるア ドレス生成器のブロック図。
- 【図8】図6に示す画像表示装置内の構成要素である2 比较器のブロック図。

- 【図9】図8に示す園像表示装置内の構成要素であるモ ジュールを直列に接続したモジュールのブロック図。
- 【図10】モジュールの詳細な内部構成図。
- 【図11】コマンドのフォーマットを示した図。
- 【図12】z比較器の他の構成図。
- 【図13】z比較器の他の構成図。
- 【図14】本発明の第三実施例の画像表示装置のブロッ
- 【図15】図14に示す第三実施例の画像表示装置に用
- 【図16】本発明の第四実施例の画像表示装置のブロッ
- 【図17】図6に示す画像表示装置に用いられている制 御部の詳細構成図。

【符号の説明】

- 103 合成表示画像
- 2-1 表示アドレス制御
- 2-2 フレームバッファ
- 2-3 P/S
- - 2-5 スプライトパターンバッファ
 - 2-6 z My 7 r
 - 2-7 大小比較器
 - 2-8 エバッファ
 - 201 背景図
 - 202 スプライトメモリの内容
 - 203 表示面像
 - 210 背景園
 - 301 背景画
- - 303 合成表示される関係
 - 304 動面
 - 501 2パッファ
 - 502 フレームバッファ
 - 503 色値メモリ ...
 - 504 zメモリ
 - 505 レジスタ (スプライト開始信号の値)
 - 508 表示アドレス生成器
 - 507 表示アドレス
- 40 508 判定結果出力
 - 508 スプライトメモリに対するアドレス
 - 510 背景のz値
 - 511 スプライトのz値
 - 512 z 比較器
 - 513 比較結果 (スプライトの z 値が小さい時に 1 と なるものとする)
 - 514 選択信号
 - 515 背景圏の色情報(選択信号が0)
 - 516 スプライトの色情報(選択信号が1)
- 50 517 DAコンバーター

·	(11)	特闘平5-249953
19		20
518 CRT	1023	メモリから読みだした 2 レジスタ
520 セレクタ	1024	c値パイプラインレジスタ
521 AND回路	1026	c値パイプラインレジスタ
601 バス	1025	z 値パイプラインレジスタ
602 2オフセットレジスタ	1027	z 値パイプラインレジスタ .
803 レジスタ	1030	z比較結果
604 レジスタ	1031	セレクタ
605 レジスタ .	1032	セレクタ
701 表示アドレス生成器	1033	c出力レジスタ
702 アドレスx	10 1034	2出力レジスタ
703 アドレスソ	1040	レジスタ
704 アドレスx'	1041	レジスタ
705 アドレスy'	1042	レジスタ
708 減算器	1043	コマンドレジスタ
707 減算器	1044	レジスタ
708 開始位置×s	1045	レジスタ
709 開始位置ys	1050	
7 1 0 判定回路	1051	制御信号
801 zオフセット		コマンドの種類を指示するコード部
802 加算器		モジュールの番号を指示するID部
803 加算結果		入力データ
804 有符号の大小比較器		内部メモリの読みだしデータ
901 モジュール	1203	· · · · · · · · · · · · · · · · · · ·
902-1 色情報入力		レジスタ
909-1 z值入力		レジスタ1023の上位24bitのデータ
804-1 垂直间期信号入力		レジスタ1024の上位24bitのデータ
905-1 水平同期信号入力		パイプラインレジスタ
910 基準クロック		パイプラインレジスタ
908-1 コマンド入力 911 色情報出力	1301	
912 z 位出力	30 1310. 1401	1312 AND回路 血個のフレームパッファ c j
913 垂直同期信号出力	1401	
814 水平田期信号出力		血個の揺画プロセッサpj
815 コマンド出力		j モジュールdj
820 モジュール毎に異なる値を持つ信号		cデータ入力
921 C入力		2データ入力
923 z入力		前のモジュールからのcデータ
1001 yカウンンタ	1408	前のモジュールからの2データ
1002 y開始レジスタ	1501	cレジスタ
1003 y幅カウンタ		2 レジスタ
1004 y軸レジスタ		cレジスタ
1005 xカウンタ		z レジスタ
1008 x開始カウンタ	1508	z比較結果
1007 x幅カウンタ	1511	cパイプラインレジスタ
1008 x値レジスタ		ェパイプラインレジスタ
1 A 1 A ASHAMICAN		- 10 July 20 Jo 10 July 4

1513 cパイプラインレジスタ

1514 ェパイプラインレジスタ

1802 色データ用ラインバッファ

1601 表示プロセッサ

50 1603 色データ用ラインバッファ

1010 領域判定部

1011 領域判定結果

1020 c入力レジスタ

1021 2入力レジスタ

1022 メモリから読みだした c レジスタ

(12)

特関平5-249953

22


1804 2用ラインバッファ 1805 メモリ 1700 同期信号

1701 コマンド


*1702 コード部 1703 デコーダ


1705 ID部 1708 比較器


[图1]




(13)









(14)






[図13]




(15)

特別平5-248953


[図6]



[図9]



(16)




٠,

(17)

216


[図10]




216

(18)

[215]



【図18】




(19)

特開平5-248853

【図17】

そシュール内の副御命の横本風



【手統補正書】

【提出日】平成4年12月2日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】 請求項1

【柳正方法】変更

【捕正内容】

【請求項1】 画像情報を格納するフレームバッファ と

該画像情報の奥行き値を格納するzバッファと、 複数の動画情報を格納する複数の助画バッファと、 該助国情報の奥行き値を格納する<u>複数の</u>動画奥行きバッファと

前記画像情報および動画情報を表示する表示手段と、 前記画像情報および動画情報を前記表示手段上の所定の アドレスに表示する際、酸アドレスに対応した前記ェバ ッファ内の画像情報の奥行き値および複数の前記動画奥 行きバッファ毎の動画情報の奥行き値とを比較する比較 手段と、

前配比較手段における比較結果に基づいて、前記フレームバッファ内の画像情報、複数の前記動画バッファ内の 動工情報の何れかを前記表示手段へ転送する概能を持つ 制御手段と、から構成された画像表示装置。

【手統補正2】

【補正対象審類名】明細書

【補正対象項目名】0018

[補正方法] 変更

【補正内容】

【0018】前京項1に記載の闡像表示装置は、画像情報を格納するフレームバッファと、該画像情報の奥行き値を格納する2バッファと、複数の動画情報を格納する複数の動画バッファと、該赴國情報の奥行き値を格納する複数の動画奥行きバッファと、前記画像情報および動画情報を表示する表示手段と、前記画像情報および動画情報を前記表示手段上の所定のアドレスに表示する際、該アドレスに対応した前記Zバッファ内の画像情報の奥行き値とを比較する比較手段と、前記比較手段における比較結果に基づいて、前記フレームバッファ内の画像情報、複数の前記動画パッファ内の動画情報の何れかを前記表示手段へ転送する機能を持つ制御手段と、から構成されていることを特徴としている。

【手統補正3】

【補正対象書類名】明細書

【補正対象項目名】0071

【補正方法】変更

【補正内容】

【0071】●第2ステージ

ロださんチャ:MAN .

次のクロックサイクルで、z入力レジスタ1021内のz値、スプライトzレジスタ1023内のz値、zオフセットレジスタ602の値をz比較器512が比較する。さらにスプライト表示期間であることを示す信号1011、制御部1050からの"非コマンド信号"とA

(20)

特期平5-249953

ND演算を行った結果を1bit標成の2比較結果レジスタ1030に番告込む。

【手続補正4】

【補正対象審類名】明細書

【補正対象項目名】0100

【補正方法】変更

【補正内容】

【0100】 この実施例では、スプライトバッファとフレームバッファとは同じサイズであり、かつ、フレームバッファとスプライトバッファのペア毎に描画プロセッサP。, P。~P。... を持つ構成となっている。フレームバッファとスプライトバッファとの相違は無く、例えば、直列に接続されたバッファペアの1つ目のペアがフレームバッファととバッファとして用いられているだけである。以後は、バッファペア全体の表現としてフレームバッファ、ェバッファと呼ぶことにする。全てのバッファが同一のサイズを持つため、表示時のェ比較を用いた電和合わせは、全画面について行われる。面個のフレームバッファcj(j=0,1,......m-1)140


1 とバッファ z j 1 4 0 2 に対して、m個の描画プロセッサ 1 4 0 3 p j があり、p j が c j に対する福國を受け持つ。表示の際には、c 0、z 0 と c 1、z 1 は同一のタイミングでデータを硬みだすが、c 2、z 2 以降は、それぞれ一つ前のパッファに比べ一定(以下の例では基準クロックで3 クロック)の遅れをもって設み出される。 z 比較を行いながらデータを選択するためのモジュールは j (j=1、2, ……mー1) 1 4 0 4 があり、各モジュールは対応するパッファからの c データ 1 4 0 5、z データ 1 4 0 8、一つ前のモジュールからの c 入力 1 4 0 7、z 入力 1 4 0 8 をもらい、一つ後のモジュールに対し c 出力 1 4 0 9、z 出力 1 4 1 0 を出す。図 1 5 にモジュールは j の構成図を示す。

【手铣梯正5】

【補正対象書類名】図面 【補正対象項目名】図10 【補正方法】変更 【補正内容】

×16

特阿平5-249953



フロントページの続き

(51) Int.C1. H 0 4 N. 5/265 微別記号

庁内整理番号 7337-5C

ΡI

技術表示箇所

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

<u> </u>	elects in the images include but are not ininted to the items checked.
•	☐ BLACK BORDERS
	☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
	☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
	☐ SKEWED/SLANTED IMAGES
	☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
	☐ GRAY SCALE DOCUMENTS
	☐ LINES OR MARKS ON ORIGINAL DOCUMENT
	☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.